1/5/6
DIALOG(R) File 347: JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

03546934 \*\*Image available\*\*
MANUFACTURE OF MIS SEMICONDUCTOR DEVICE

PUB. NO.: 03-209834 [ JP 3209834 A] PUBLISHED: September 12, 1991 (19910912)

INVENTOR(s): HIGUCHI TOSHIHIKO

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 02-004795 [JP 904795] FILED: January 12, 1990 (19900112)

INTL CLASS: [5] H01L-021/336; H01L-021/28; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 1142, Vol. 15, No. 482, Pg. 76,

December 06, 1991 (19911206)

#### ABSTRACT

PURPOSE: To form a titanium silicide film in a self alignment manner and at the same time, to inhibit an increase in the contact resistance of the titanium silicide film with a polycrystalline silicon film by a method wherein impurity ions are implanted in the silicon film with phosphorus diffused therein to bring the vicinity of the surface of the silicon film into an amorphous state.

CONSTITUTION: A polycrystalline silicon film 3 is formed on a substrate 1 via a gate insulating film 2 and thereafter, phosphorus is diffused in the film 3 and moreover, impurity ions are implanted to bring the vicinity of the surface of the film 3 into an amorphous state. After that, the film 3 is processed into a gate electrode and a wiring, an insulating film is deposited thereon and the whole surface of the substrate 1 is subjected to anisotropic etching to form sidewalls 5 consisting of the insulating film on the side surfaces of the gate electrode. Then, a titanium metal film 6 is formed on the whole surface of the substrate 1, a heating treatment is performed to change titanium into titanium silicide 7 and at the same time, a compound and a metal other than the titanium silicide are selectively removed. Thereby, a titanium silicide film 7 is formed in a selfalignment manner and at the same time, the contact resistance of the film 3 with the titanium silicide film 7 can be reduced.

-				7
		J •		x
				•
	·			

# ⑩日本国特許庁(JP)

① 特許出顯公開

# ⑩ 公 開 特 許 公 報 (A)

平3-209834

®Int. Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)9月12日

H 01 L 21/336

21/28

301 301 D 7738-5F

29/784

7738-5F

8422-5F H 01 L 29/78

301

審査請求 未請求 請求項の数 5 (全4頁)

60発明の名称

MIS型半導体装置の製造方法

②特 顧 平2-4795

22出 願 平2(1990)1月12日

個発 明 者

樋 口

俊彦

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

彻出

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理

弁理士 鈴木 喜三郎

外1名

#### 1。 発明の名称

MIS型半導体装置の製造方法

## 2. 特許請求の範囲

(1) 露出した多結晶シリコン表面にチタンシ リサイドを自己整合的に形成する半導体装置の製 遺方法において、 半導体基板上にゲート絶縁膜を 介して多結晶シリコン膜を形成する工程と、 該多 結晶シリコン中に燐を拡散する工程と、 燐を拡散 した多結晶シリコン膜に不純物イオンをイオン注 入することにより該多結晶シリコン膜の表面近傍 をアモルファス化する工程と、 該多結晶シリコン 膜をフォトリソ技術とエッチング技術によりゲー ト電極および配線に加工する工程と、該ゲート電 極および配線を形成した半導体基板上に絶縁膜を **堆積し、前記半導体基板全面を異方性エッチング** する事により前記ゲート電極側面に絶縁膜のサイ ドウォールを形成する工程と、 該サイドウォール を形成した半導体基板全面にチタン金属膜を形成 する工程と、 該チタン金属膜を形成した半導体基 板を加熱処理することにより露出したシリコン表 面および前記ゲート電極上のチタンをチタンシリ サイドに変化させる工程と、核チタンシリサイド 以外のチタン化合物及びチタン金属を避択的に除 去する工程からなることを特徴とするMIS型半 導体装置の製造方法。

- (2)前記不純物イオンとしてアルゴンイオン を用いることを特徴とする請求項1記載のMIS 型半導体装置の製造方法。
- (3)前配不純物イオンとして燐イオンを用い ることを特徴とする諸求項1記載のMIS型半導 体装置の製造方法。
- (4)前記不統物イオンとして砒素イオンを用 いることを特徴とする請求項1記載のMIS型半 進体装置の製造方法。
- (5) 前記不純物イオンとしてホウ素イオンを 用いることを特徴とする請求項1記載のMIS型 半導体装置の製造方法。

-1-

-2-

#### 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、シリコン表面にチタンシリサイドを 選択的に形成した半導体装置の製造方法に関する。

#### 【従来の技術】

従来のシリウを できるという できる という できる 関連できる はんしょう にんしょう にんしょく にんしょう にんしょう にんしょく にんしょく

-3-

\*\*終抵抗の増加やトランジスタのしきい値電圧の変化、チタンシリサイドと多結晶シリコンの接触抵抗の増加を抑えた半導体装置の製造方法を提供するところにある。

### 【課題を解決するための手段】

# [発明が解決しようとする課題及び目的]

そこで、本発明はこのような課題を解決しようとするもので、その目的とするところは、ゲート 電極としての多結晶シリコン表面にチタンシリサイドを自己整合的に形成し同時にゲート電極の配

-4-

る工程と、該サイドウォールを形成した半導体基板全面にチタン金属膜を形成する工程と、該チタン金属膜を形成した半導体基板を加熱処理することにより酵出したシリコン表面および前記ゲート電極上のチタンをチタンシリサイドに変化させる工程と、該チタンシリサイド以外のチタン化合物及びチタン金属を選択的に除去する工程からなることを特徴とする。

また前記不純物イオンとしてアルゴンイオン、 または嫋イオン、または砒素イオン、またはホウ 素イオンを用いることを特徴とする。

#### [実施例]

第1図(a)~(g)は本発明の実施例であり、本発明の半導体装置の製造方法を工程を追って示した半導体装置の断面図である。以下この図にしたがって本発明の半導体装置の製造方法をを実施例として説明する。

第1図(a)に示すように半導体装置のシリコン基板1上にゲート絶縁膜2を介して多結晶シリ

コン膜3を形成する。本実施例ではこの第1の多 結晶シリコン膜の膜厚は4000人とする。多結 晶シリコン膜は不純物を含まない状態ではほとん ど導電性はない。 そこで本実施例としては第1図 (b) で示すように半導体基板をオキシ塩化燐素 囲気中において900℃で加熱処理することによ り多結晶シリコン膜中に不純物として燐を熱拡散 することによりN型の半導体として導電性をもた せた。熱拡散により注入される燐の濃度はPチャ ンネルのソース・ドレインの不純物拡散層形成の ために注入されるホウ素の濃度より1桁以上高く 拡散しておく。このように高い過度に燐を含んで いる多結晶シリコンに対してチタンはシリサイド を作りにくい。 次に第1図 (c)で示すように燐 を拡散した多結晶シリコン膜1 中に不純物イオン をイオン注入する。本実施例では一例としてアル ゴンイオンをイオン注入することにする。 注入さ れたアルゴンイオンは多結晶シリコンの結晶性を 破壞し非贔屓化するため結果として多結晶シリコ ンの表面近傍はアモルファス化したシリコン暦4

y'

-7-

させシリコンと接触している部分のチタンを選択 的にチタンシリサイドに変化させる。本発明の実 施例としては、窒素ガス中でのパロゲンランプに よる光照射による短時間アニールにより30秒間 750℃に半導体基板表面を加熱する。この加熱 によりアモルファス化した多結晶シリコン表面の シリコン層および半導体基板のシリコンでシリコ ン表面がチタンと接触している部分が反応してチ タンシリサイドとなる。 またサイドウォールの絶 録膜上および紫子分離の絶縁膜上のチタンのほと んどは窒素と反応して窒化チタンとなる。 また多 少はチタンのまま残っているがチタンシリサイド 以外のチタン化合物はアンモニア水と通酸化水素 水の混合液で溶かすことができる。本実施例では この方法を用いてチタンシリサイドのみを残しサ イドウォール上や素子分離絶縁膜上のチタン金属 およびチタン化合物を除去することにより第1図 (g)に示すように露出したシリコン基板上、お よびゲート電極と配線である多結晶シリコン上に 選択的にチタンシリサイド? を形成することがで

となる。アモルファス化したシリコンはチタンと 反応してチタンシリサイドになり易い。 この多結 品シリコン膜とアモルファスシリコン暦をフォト リソ技術及びエッチング技術によりゲート電極お よび配線以外の部分を除去することにより第1図 (d)の様に半導体基板上にゲート電極および配 線を形成する。 次にこの半導体基板上の全面に絶 緑膜を形成する。一実施例としてこの絶縁膜は 4 00℃程度の温度での化学的気層成長法によるS iO2を主成分とする絶縁膜で膜厚は5000人 で形成した。 この絶縁膜を全面に渡ってフロン系 ガスのプラズマ中での異方性エッチングによりゲ ート電極および配線の側面のみ残しそのほかの部 分は除去することにより、 第1図(e)に示すよ うにゲート電極および配線の側面に絶縁膜からな るサイドウォール5 を形成する。この後第1図( f)に示すように半導体基板全面にチタン金属膜 6 を形成する。本実施例としてこのチタン金属膜 の膜厚は500人である。この半導体基板に加熱 処理を行なうことによりシリコンとチタンを反応

-8-

きた。

さらに以上の実施例で述べてきたように多結晶 シリコンは高濃度に燐を含んでいるためPチャン ネルのソース・ドレインを形成するための不純物 であるホウ素の注入拡散によっても燐の温度はほ とんど変化しないためPチャンネル側のゲート電 価の抵抗が高くなったり、トランジスタのしまい 値電圧が変化することはなくなった。

また以上の実施例においては多結晶シリコンの 表面近傍の結晶性を破壊してアモルファス化する 不純物イオンとしてアルゴンイオンを例に説明し てきたがアルゴンイオンの他に類や砥索、ホウ素 などのイオンを用いても特に以上の実施例で述べ てきた作用と異なるものではなく、本発明の半導 体数置の製造方法と異なるものではない。

#### [発明の効果]

以上述べたように、本発明によれば以下に列挙 するような効果を有する。

(1) ゲート電極として高温度に燐を含んだ多結晶シリコン上にチタンシリサイドを制御性よく形成することができた。

(2)またゲート電極および配線である多結晶シ リコンとチタンシリサイドとの接触抵抗を低減さ せることができた。 このことは半導体装置の高速 動作において非常に有利である。

(3) 従来技術におけるシリコン表面に自己整合的にチタンシリサイドを形成する技術で問題であったPチャンネル側のゲート電極の抵抗が高くなる問題やPチャンネルトランジスタのしきい値電圧が変化する問題を解決できた。

#### 4. 図面の簡単な説明

第1図(a)~(g)は、本発明の半導体装置の製造方法を工程を追って示した半導体装置の断面図。

1 ・・・・ シリコン半導体基板

2 ・・・・ ゲート絶縁膜

3 ・・・・ 多結晶シリコン膜

4 ・・・・ アモルファス化したシリコン區

5 ・・・・ サイドウォール

8 ・・・・ チタン金属

7 ・・・・ チタンシリサイド

-11-

-12-

